EP1C6Q240C8N IC FPGA 185 I/O 240QFP

Описание

Устройствата Cyclone® съдържат двуизмерна архитектура, базирана на редове и колони, за прилагане на персонализирана логика.Взаимните връзки на колони и редове с различни скорости осигуряват връзки на сигнала между LAB и вградени блокове памет.Логическият масив се състои от LAB, с 10 LE във всеки LAB.LE е малка логическа единица, осигуряваща ефективно изпълнение на потребителски логически функции.LABs са групирани в редове и колони в цялото устройство.Циклонните устройства варират между 2910 до 20 060 LE.M4K RAM блоковете са истински двупортови блокове памет с 4K бита памет плюс паритет (4608 бита).Тези блокове осигуряват специална истинска двупортова, проста двупортова или еднопортова памет с ширина до 36 бита при до 250 MHz.Тези блокове са групирани в колони в устройството между определени LAB.Устройствата Cyclone предлагат между 60 до 288 Kbits вградена RAM.Всеки I/O щифт на устройство Cyclone се захранва от I/O елемент (IOE), разположен в краищата на LAB редове и колони по периферията на устройството.I/O щифтовете поддържат различни едностранни и диференциални I/O стандарти, като 66- и 33-MHz, 64- и 32-битов PCI стандарт и LVDS I/O стандарт при до 640 Mbps.Всеки IOE съдържа двупосочен I/O буфер и три регистъра за регистриране на входни, изходни и активиращи изходни сигнали.DQS, DQ и DM щифтове с двойно предназначение, заедно с вериги за забавяне (използвани за фазово подравняване на DDR сигнали) осигуряват поддръжка на интерфейс с устройства с външна памет, като DDR SDRAM и FCRAM устройства до 133 MHz (266 Mbps).Устройствата Cyclone осигуряват глобална часовникова мрежа и до два PLL.Глобалната часовникова мрежа се състои от осем глобални часовникови линии, които управляват цялото устройство.Глобалната часовникова мрежа може да осигури часовници за всички ресурси в рамките на устройството, като например IOE, LE и блокове памет.Глобалните часовникови линии могат да се използват и за управляващи сигнали.Cyclone PLL осигуряват тактова честота с общо предназначение с умножение на часовника и фазово изместване, както и външни изходи за високоскоростна диференциална I/O поддръжка.