LCMXO2-1200HC-4TG144I IC FPGA 107 I/O 144TQFP

Описание

Фамилията MachXO2 от изключително нискоенергийни, незабавно включени, енергонезависими PLD има шест устройства с плътност, варираща от 256 до 6864 таблици за търсене (LUT).В допълнение към LUT-базирана, евтина програмируема логика, тези устройства разполагат с вградена блокова RAM (EBR), разпределена RAM, потребителска флаш памет (UFM), фазово заключени вериги (PLLs), поддръжка на предварително проектиран източник на синхронен I/O, поддръжка на разширена конфигурация включително възможност за двойно зареждане и засилени версии на често използвани функции като SPI контролер, I2 C контролер и таймер/брояч.Тези характеристики позволяват тези устройства да се използват в потребителски и системни приложения с ниска цена, голям обем.Устройствата MachXO2 са проектирани по 65 nm енергонезависим процес с ниска мощност.Архитектурата на устройството има няколко функции като програмируеми I/O диференциални входно-изходни модули с нисък ход и възможност за динамично изключване на I/O банки, PLL на чип и осцилатори.Тези функции помагат за управление на статичната и динамична консумация на енергия, което води до ниска статична мощност за всички членове на семейството.Устройствата MachXO2 се предлагат в две версии – устройства с ултра ниска мощност (ZE) и устройства с висока производителност (HC и HE).Устройствата с ултра ниска мощност се предлагат в три степени на скорост –1, –2 и –3, като –3 е най-бързата.По същия начин, високопроизводителните устройства се предлагат в три степени на скорост: –4, –5 и –6, като –6 е най-бързата.HC устройствата имат вътрешен линеен регулатор на напрежението, който поддържа външни VCC захранващи напрежения от 3,3 V или 2,5 V. ZE и HE устройствата приемат само 1,2 V като външно VCC захранващо напрежение.С изключение на захранващото напрежение, всичките три типа устройства (ZE, HC и HE) са функционално съвместими и съвместими по изводи един с друг.MachXO2 PLD се предлагат в широка гама от усъвършенствани пакети без халогени, вариращи от спестяващите място 2,5 mm x 2,5 mm WLCSP до 23 mm x 23 mm fpBGA.Устройствата MachXO2 поддържат миграция на плътност в рамките на един и същи пакет.Таблица 1-1 показва плътностите на LUT, пакета и I/O опциите, заедно с други ключови параметри.Предварително проектираната синхронна логика на източника, внедрена във фамилията устройства MachXO2, поддържа широка гама от интерфейсни стандарти, включително LPDDR, DDR, DDR2 и 7:1 предавка за I/O на дисплея.